

LibreSDR: разработка и экспериментальная апробация встроенного программного обеспечения

**К.Е. РЮТИН,
Г.А. ФОКИН,**

д-р техн. наук
(Санкт-Петербургский
государственный
университет
телекоммуникаций
им. проф. М.А. Бонч-Бруевича,
Санкт-Петербург)
grihafokin@gmail.com

Рассмотрено разработанное встроенное программное обеспечение платформы программно-конфигурируемого радио LibreSDR. В результате исследования получено формализованное описание проекта встроенного программного обеспечения LibreSDR, а также решена задача калибровки опорного генератора высокочастотного трансивера с экспериментальной апробацией в условиях приема и декодирования сигнала операторской базовой станции мобильной радиосвязи.

LibreSDR, программно-конфигурируемое радио, LTE, встроенное программное обеспечение, экспериментальная апробация

Использование аппаратных средств программно-конфигурируемого радио (SDR – Software Defined Radio) [1] совместно с программными средствами модельно-ориентированного проектирования [2] эффективно в случае прототипирования систем связи и навигации [3–6]. Данное исследование является продолжением работы [6], в которой осуществлялась первичная экспериментальная апробация SDR-платформы LibreSDR. Исследование [6] проводилось с использованием встроенного программного обеспечения LibreSDR, которое поставляет производитель на карте памяти формата microSD в скомпилированном виде без предоставления проекта с исходным кодом, что существенно затрудняет разработку и апробацию собственных HDL-модулей на данной SDR-платформе. Поскольку на LibreSDR в качестве основного вычислительного модуля используется система на кристалле SoC Xilinx Zynq-7020, объединяющая на одной подложке два аппаратных процессорных ядра архитектуры ARM семейства Cortex A9 и программируемую логическую интегральную схему Artix-7, встроенное программное обеспечение LibreSDR представляет совокупность HDL-модулей на языке описания цифровых устройств Verilog и системного программного обеспечения на языках C/C++. Системное программное обеспечение реализовано на процессорных ядрах и включает операционную систему Linux, а также драйверы ведомых по отношению к SoC Xilinx Zynq-7020 устройств, в том числе драйвер взаимодействия с высокочастотным трансивером AD9363 платформы LibreSDR. Целью настоящего исследования является формализация и экспериментальная апробация самостоятельно разработанного встроенного программного обеспечения LibreSDR на основе задокументированных проектов с открытым исходным кодом и анализа электрической принципиальной схемы LibreSDR. Насколько известно, какое-либо формализованное описание встроенного программного обеспечения LibreSDR в настоящее время в открытых источниках отсутствует. В связи с относительной доступностью и широкой функциональностью данной SDR-платформы разработка и экспериментальная апробация встроенного программного обеспечения LibreSDR актуальна и востребована.

Структура проекта встроенного программного обеспечения LibreSDR включает следующие функциональные модули: загрузчик первого этапа FSBL, бинарный файл конфигурации программируемой логической интегральной схемы Bitstream, универсальный загрузчик второго этапа U-boot, дерево устройств, ядро операционной системы Linux, корневую файловую систему Rootfs. Для автоматизации сборки используется средство Buildroot.

FSBL конфигурирует программируемую логическую интегральную схему с помощью бинарного файла конфигурации Bitstream, а также инициализирует периферийные устройства процессорной системы (например, память DDR и Gigabit Ethernet) с помощью U-boot. Инициализация периферийных устройств в U-boot выполняется в соответствии со списком модулей в дереве устройств. Далее U-boot передает управление ядру Linux, которое, в свою очередь, монтирует корневую файловую систему Rootfs. Карта памяти формата microSD, на которую после сборки загружается встроенное программное обеспечение, поделена на два раздела с файловыми системами – fat32 и ext4. В файловой системе fat32 находятся FSBL, Bitstream, U-boot, дерево устройств и ядро Linux, а в файловой системе ext4 располага-

ется корневая файловая система Rootfs. В свою очередь, FSBL, Bitstream и U-boot располагаются в одном файле boot.bin, который является результатом сборки.

Структура проекта встроенного программного обеспечения LibreSDR приведена на рис. 1.




Рис. 1

Экспериментальная апробация разработанного встроенного программного обеспечения LibreSDR включала прием LibreSDR сигнала синуса на заданной несущей частоте в среде MATLAB, калибровку опорного генератора для устранения выявленного частотного сдвига на приеме, прием LibreSDR сигнала синуса на заданной несущей частоте в среде MATLAB после калибровки опорного генератора, прием LibreSDR сигнала стандарта LTE от операторской базовой станции (eNB – eNodeB) в самостоятельно разработанном прикладном программном обеспечении «Анализатор LTE».

В первом эксперименте синус передавался портативным векторным анализатором цепей LiteVNA-64 с функцией генерации синуса в диапазоне частот 0,05...6300 МГц. Для передачи синуса первый высокочастотный выход LiteVNA-64 подключался к первому приемному высокочастотному входу LibreSDR через аттенюатор с номинальным затуханием 40 дБ. Далее в графическом интерфейсе LiteVNA-64 вызывалась функция генерации синуса на несущей частоте $f_0 = 2606$ МГц.

Схема экспериментального стенда приема синуса в MATLAB представлена на рис 2.




Рис. 2

Затем в среде MATLAB через интерфейс с платформой LibreSDR, работающей на прием, выполнялась программа, включающая инициализацию системного объекта LibreSDR с заданием центральной частоты приема $f_c = 2605$ МГц, вызов функции приема LibreSDR I/Q -отсчетов сигнала во времени; перевод принятых I/Q -отсчетов сигнала из временной в частотную область с помощью выполнения быстрого преобразования Фурье, вывод спектра принятого сигнала в графическом окне. Таким образом, на спектре принятого сигнала ожидалась одна гармоника синуса, сдвинутая ровно на 1 МГц от центральной частоты приема.

На рис. 3 представлена блок-схема алгоритма программы приема синуса в MATLAB.




Рис. 3

На рис. 4 приведен спектр принятого сигнала синуса в MATLAB. Маркер M_1 — пик графика спектра — указывает на значения частоты $f = 1,049$ МГц и мощности $P = 68,605$ дБм принятого сигнала. В результате эксперимента было установлено, что на спектре принятого сигнала синуса в MATLAB был обнаружен дополнительный частотный сдвиг, равный $\Delta f_c = 0,049$ МГц. Данный сдвиг является критичным с точки зрения реализуемости приема более сложного по структуре сигнала OFDM, используемого в стандарте LTE.




Рис. 4

Учитывая разнос поднесущих в OFDM-кадре сигнала стандарта LTE, равный $f_{sc} = 0,015$ МГц, корректно демодулировать и декодировать сигнал стандарта LTE, принятый от операторской eNB, не удастся без калибровки опорного генератора, тактирующего высокочастотный трансивер AD9363 на платформе LibreSDR.

Согласно результатам проведенного анализа принципиальной электрической схемы LibreSDR производитель данной SDR-платформы использует отдельный 8-битный цифроаналоговый преобразователь DAC5311IDCKR (Texas Instruments, USA), который предназначен для калибровки частоты термокомпенсированного кварцевого генератора, управляемого напряжением (VCTCXO – Voltage-Controlled Temperature Compensated Crystal Oscillator), который, в свою очередь, тактирует микросхему высокочастотного трансивера AD9363. Подключение опорного генератора Y_2 и цифроаналогового преобразователя U_{12} на принципиальной электрической схеме LibreSDR показано на рис. 5.




Рис. 5

Как видно на функциональной блок-схеме цифроаналогового преобразователя (рис. 6), микросхема DAC5311IDCKR имеет шесть выводов: 1) вывод для входного сигнала SYNC; 2) вывод для входного сигнала SCLK; 3) вывод для входного сигнала D_{in} ; 4) вывод для входного напряжения питания V_{dd} ; 5) вывод для опорной точки заземления GND; 6) вывод для выходного напряжения цифроаналогового преобразователя V_{out} , которое и является опорным напряжением генератора Y_2 (см. рис. 5).

Выходы SYNC, SCLK, D_{in} являются входами последовательного синхронного цифрового интерфейса SPI. Эти входы напрямую подключены к выводам SoC Xilinx Zynq-7020. Вывод SYNC – это управляющий вход с активным низким уровнем напряжения, он является сигналом кадровой синхронизации для входных данных. Вывод SCLK – это вход тактового сигнала с частотой следования тактовых импульсов до 50 МГц. Вывод D_{in} – это вход сигнала данных 16-битного сдвигового регистра цифроаналогового преобразователя. Когда напряжение управляющего сигнала SYNC переходит в активный низкий уровень, входной 16-битный сдвиговый регистр цифроаналогового преобразователя включается, и цифровая последовательность данных сигнала D_{in} передается в следующие логические элементы микросхемы цифроаналогового преобразователя DAC5311IDCKR (см. рис. 6) по спадающим фронтам тактовых импульсов сигнала SCLK. Затем 8-битное цифровое значение полезных данных из сдвигового регистра преобразуется в выходное напряжение цифроаналогового преобразователя V_{out} согласно выражению

$$V_{out} = V_{dd} \frac{D}{2^n},$$

где V_{dd} – входное напряжение питания микросхемы цифроаналогового преобразователя; n – разрядность цифровой последовательности полезных данных (для микросхемы DAC5311IDCKR $n = 8$); D – 8-битное цифровое значение полезных данных, переданное в сдвиговый регистр цифроаналогового преобразователя, в десятичном виде (в диапазоне 0...255). Временная диаграмма записи цифровой последовательности в сдвиговый регистр цифроаналогового преобразователя DAC5311IDCKR по интерфейсу SPI показана на рис. 7.




Рис. 6




Рис. 7

Входной сдвиговый регистр цифроаналогового преобразователя имеет разрядность 16 бит. Первые два бита (PD_0 , PD_1) – это зарезервированные управляющие биты, которые устанавливают желаемый режим работы (нормальный режим или любой из трех режимов пониженного энергопотребления). После двух управляющих бит следуют 8 бит полезных данных D , за которыми следуют 6 незначащих бит X .

На рис. 8 приведено распределение бит во входном регистре цифроаналогового преобразователя.

DB_{15}	DB_{14}	DB_6										DB_5	DB_0		
PD_1	PD_0	D_7	D_6	D_5	D_4	D_3	D_2	D_1	D_0	X	X	X	X	X	X

Рис. 8

Таким образом, для калибровки частоты опорного генератора трансивера AD9363 необходимо добавить в HDL-часть разработанного проекта встроенного программного обеспечения LibreSDR новый HDL-модуль, описывающий ведущую (Master) часть последовательного цифрового интерфейса SPI. Данный модуль постоянно формирует сигналы SYNC, SCLK, D_{in} . Для этого необходимо знать, при передаче какой цифровой последовательности D_{in} и, соответственно, при каком выходном напряжении цифроаналогового преобразователя V_{out} частота опорного генератора составляет ровно 40 МГц (номинальная частота генератора Y_2 (см. рис. 5)). При экспериментальной апробации встроенного программного

обеспечения LibreSDR, поставляемого производителем без предоставления исходных кодов, не было обнаружено значительных частотных сдвигов на стороне приема [6]. В связи с этим при проведении первичной калибровки опорного генератора было решено воспроизвести сигналы на линиях интерфейса SPI, которые формирует встроенное программное обеспечение, поставляемое производителем. Для этого в LibreSDR была вставлена карта памяти формата microSD, которую поставляет производитель, и были проанализированы сигналы SCLK и D_{in} интерфейса SPI на входе цифроаналогового преобразователя с помощью осциллографа Rigol DHO914S.

На рис. 9 приведена осциллограмма сигналов SCLK и D_{in} интерфейса SPI на входе цифроаналогового преобразователя. Здесь: 1 – сигнал SCLK; 2 – сигнал D_{in} .




Рис. 9

Согласно расшифровке осциллограммы сигнала данных D_{in} (рис. 10) 8-битное цифровое значение полезных данных, передаваемое в сдвиговый регистр цифроаналогового преобразователя, в десятичном виде равно $D = 127$. Также значения двух старших бит сигнала D_{in} указывают на то, что цифроаналоговый преобразователь в данном случае работает в нормальном режиме энергопотребления.

DB_{15}	DB_{14}								DB_6	DB_5					DB_0
0	0	0	1	1	1	1	1	1	1	0	0	0	0	0	0

Рис. 10

Для вычисления выходного напряжения цифроаналогового преобразователя V_{out} также следует знать входное напряжение цифроаналогового преобразователя V_{dd} , которое было измерено с помощью мультиметра UNI-T UT61E+. По результатам измерения, $V_{dd} = 2,79$ В. Это напряжение 3,3 В CLK (см. рис. 5) подается к цифроаналоговому преобразователю с выхода микросхемы TLV70033DDCR линейного стабилизатора напряжения питания 5 В. Таким образом, значение выходного напряжения цифроаналогового преобразователя V_{out} , В, равно

$$V_{out} = V_{dd} \frac{D}{2^n} = 2,79 \frac{127}{2^8} \approx 1,38.$$

Измеренное мультиметром значение выходного напряжения цифроаналогового преобразователя V_{out} примерно равно вычисленному значению 1,38. На основе описанного механизма калибровки частоты опорного генератора трансивера AD9363, реализованного во встроенном программном обеспечении, поставляемом производителем LibreSDR, в самостоятельно разработанный проект встроенного программного обеспечения был добавлен HDL-модуль, реализующий этот механизм, а также проведены эксперименты по приему синуса и приему сигнала стандарта LTE платформой LibreSDR после калибровки.

После калибровки частоты опорного генератора трансивера AD9363 при приеме синуса на LibreSDR использовался тот же алгоритм программы (см. рис. 3). Схема экспериментального стенда со-

ответствует схеме (см. рис. 2). На рис. 11 приведен спектр принятого сигнала синуса в MATLAB. Маркер M_1 – пик графика спектра – указывает на значения частоты $f = 0,99953$ МГц и мощности $P = 68,792$ дБм принятого сигнала. В результате очередного эксперимента на спектре принятого сигнала синуса наблюдается одна гармоника на частоте $f = 0,99953$ МГц, т. е. после калибровки опорного генератора трансивера AD9363 частотный сдвиг составил $\Delta f_c = 0,00047$ МГц вместо наблюдаемых ранее $\Delta f_c = 0,049$ МГц. Такой частотный сдвиг свидетельствует об успешной калибровке на аппаратном уровне, необходимой для корректного приема и демодуляции сигнала стандарта LTE. Однако в последующих исследованиях планируется произвести более точную калибровку опорного генератора, используя осциллограф и частотомер.




Рис. 11

Эксперимент с приемом сигнала стандарта LTE от операторской eNB выполнялся с использованием самостоятельно разработанного программного обеспечения «Анализатор LTE». Данное программное обеспечение предназначено для приема сигналов стандарта LTE из эфира с последующей кадровой синхронизацией, демодуляцией, отображением на частотно-временной ресурсной сетке, декодированием блоков служебной информации MIB, SIB1 и расчетом мощности каждого физического канала с целью решения задач контроля работоспособности сети связи стандарта LTE, оценки качества предоставляемых сервисов, оптимизации структуры и устранения неполадок в сетях связи общего пользования и технологических сетях. Из данной программы также можно формировать тестовые измерительные сигналы (Downlink или Uplink) стандарта LTE с последующей передачей их в эфир. Входные данные для формирования могут быть введены непосредственно пользователем вручную или считаны из логов и конфигурационных файлов.

Центральная частота ближайшей операторской eNB была определена с помощью мобильного приложения Netmonitor. Центральная частота сигнала стандарта LTE определяется абсолютным номером частотного канала EARFCN, который в данном случае равен 38100. Алгоритм перевода EARFCN в центральную частоту в мегагерцах описан в работе [6].

Корректность приема сигнала стандарта LTE от операторской eNB определялась по критерию соответствия физического идентификатора соты PCI в приложении Netmonitor. В данном случае PCI 469 равен идентификатору PCI, детектированному после приема LibreSDR сигнала стандарта LTE из эфира на известной центральной частоте.

Схема экспериментального стенда приема сигнала LTE в программном обеспечении «Анализатор LTE» представлена на рис. 12.




Рис. 12

В графическом пользовательском интерфейсе программного обеспечения «Анализатор LTE» был выбран трансивер LibreSDR и задана центральная частота приема 2605 МГц, которая соответствует EARFCN, равному 38100. После нажатия кнопки «Из эфира» платформой LibreSDR были захвачены *IQ*-отсчеты сигнала стандарта LTE от операторской eNB. Получив *IQ*-отсчеты, алгоритм программного обеспечения «Анализатор LTE» успешно произвел кадровую синхронизацию по первичным сигналам синхронизации PSS и вторичным сигналам синхронизации SSS, а также определил верный PCI, равный 469. После определения PCI была произведена демодуляция принятого OFDM-сигнала с построением частотно-временной ресурсной сетки, на которой отображены принятые OFDM-символы с цветовой маркировкой по физическим каналам стандарта LTE. Далее из демодулированного сигнала были извлечены и декодированы блоки служебной информации MIB и SIB1. Результаты проведенного эксперимента подтверждают корректность работы встроенного программного обеспечения платформы LibreSDR при приеме сложного по структуре OFDM-сигнала, который используется в стандарте LTE.

В результате проведенного исследования было успешно разработано, формализовано и экспериментально апробировано встроенное программное обеспечение платформы программно-конфигурируемого радио LibreSDR. Направлением следующих исследований и разработок является имплементация разработанных HDL-модулей позиционирования пользовательских устройств в сети мобильной связи стандарта LTE на аппаратную платформу LibreSDR. Для этого необходимо, кроме имплементации самих HDL-модулей для позиционирования в существующий проект встроенного программного обеспечения, реализовать HDL-модули приема и обработки сигналов временной и частотной синхронизации 1 PPS и 10 МГц для синхронизации нескольких макетов eNB, а также разработать программы верхнего уровня для инициализации передающей и приемной части на заданной центральной частоте. Кроме сетей наземной подвижной радиосвязи, рассмотренная в настоящей работе платформа программно-конфигурируемого радио LibreSDR может быть полезна исследователям и разработчикам в области оценки технического состояния радиолокационных станций мониторинга [7] и слепого разделения сигналов в задачах повышения помехоустойчивости систем космической связи с квадратурной амплитудной модуляцией [8].

Научная статья подготовлена в рамках прикладных научных исследований СПбГУТ, регистрационный номер 1023031600087-9-2.2.4;2.2.5;2.2.6;1.2.1;2.2.3 в ЕГИСУ НИОКТР.

СПИСОК ЛИТЕРАТУРЫ

1. Фокин Г.А. и др. Модельно-ориентированное проектирование на основе SDR // Системы управления и информационные технологии. 2015. № 2 (60). С. 9–99.
2. Фокин Г.А., Буланов Д.В., Волгушев Д.Б. Модельно-ориентированное проектирование систем радиосвязи на основе ПКР // Вестник связи. 2015. № 6. С. 26–30.
3. Способ позиционирования в сетях связи с использованием технологии программно-конфигурируемого радио: пат. 2817862 Рос. Федерация, № 2023124018; заявл. 18.09.2023; опубл. 22.04.2024, Бюл. № 12.

4. Фокин Г.А., Рютин К.Е. Использование SDR-технологии для задач сетевого позиционирования: реализация канала передачи и приема навигационных данных // Экономика и качество систем связи. 2024. № 2 (32). С. 78–88.
5. Фокин Г.А., Рютин К.Е. Оценка и компенсация погрешности синхронизации базовых станций при позиционировании пользовательских устройств // Экономика и качество систем связи. 2024. № 3 (33). С. 87–96.
6. Фокин Г.А., Рютин К.Е. Экспериментальная апробация SDR-платформы LibreSDR // Материалы науч.-техн. конф. Санкт-Петербургского НТО РЭС им. А.С. Попова, посвященная Дню радио. 2024. № 1 (79). С. 174–177.
7. Тимошенко А.В. и др. Алгоритм оценки технического состояния радиолокационных станций мониторинга на основе кластеризации многомерных неравномерных временных рядов // Изв. вузов. Авиационная техника. 2024. № 4. С. 194–200.
8. Тяпкин П.С., Важенкин Н.А., Плохих А.П. Использование методов слепого разделения сигналов в задачах повышения помехоустойчивости систем космической связи с квадратурной амплитудной модуляцией // Изв. вузов. Авиационная техника. 2023. № 3. С. 175–183.

Поступила в редакцию 30.10.24

После доработки 10.11.24

Принята к публикации 10.11.24

LibreSDR: Development and Experimental Validation of Embedded Software

K.E. RYUTIN AND G.A. FOKIN

Bonch-Bruевич Saint Petersburg State University of Telecommunications, Saint Petersburg

The paper considers the developed embedded software of the LibreSDR software-defined radio platform. As a result of the study, a formalized description of the LibreSDR embedded software project is obtained, and the problem of calibration of the reference oscillator of the high-frequency transceiver is solved with experimental validation under conditions of receiving and decoding the signal of the operator base station of mobile radio communication.

LibreSDR, software-defined radio, LTE, embedded software, experimental validation