Проектирование электронных устройств с помощью Altium Designer

66 Рис. 1.31 – Clearance Constraint – измеренное значение электрического зазора между объектами на сигнальных слоях меньше допустимого этим правилом значения. Для обнаружения нарушения : – щелкните мышью по ссылке в файле отчета, либо – дважды щелкните по сообщению в панели Messages , либо – щелкните мышью по нарушению в панели PCB Rules and Violations . Используйте подробную информацию о нарушении, чтобы по- нять условия ошибки. На плате (рис. 1.31) показана подробная информация об одном из нарушений зазора, которая белыми стрелками и текстом 0.25mm показывает, что этот зазор меньше минимально допустимого прави- лом значения 0,25 мм. Следующим шагом является выяснение теку- щего значения зазора, чтобы понять, насколько нарушено правило и как можно это нарушение исправить. Информация о нарушении показывает, что зазор между этими двумя контактными площадками меньше 0,25 мм. Текущий зазор здесь не отображается.