Автоматизация сбора и первичной обработки информации

58 триггера в нулевое состояние. Установившийся код 100…0 преобразуется в эквивалентное напряжение U э . Если U э > U вх , то на выходе компаратора вырабатывается единичный сигнал; - в следующем такте импульсом 2 с выхода СУ триггер старшего разряда устанавливается в нулевое состояние и одновременно тем же импульсом устанавливается в единицу триггер следующего разряда. В результате анализа разности U э – U вх в данном такте эта единица или сбрасывается, или остается и т.д. Временная диаграмма, иллюстрирующая работу преобразователя, представлена на рис. 3.56. Рис. 3.56 Время преобразования ПНК определяется соотношением: пр 2 ( 1) log t t T T n T N      . Учитывая, что время преобразования в соответствии с теоремой Котельникова связано с граничной частотой сигнала известным соотношением, можно записать выражение для тактовой частоты ПНК поразрядного сравнения: пр 2 1 1 2 2 log 2 t t T F n f f N f T             . Нетрудно отметить, что для ПНК поразрядного сравнения при тех же исходных данных необходимая тактовая частота оказывается еще на несколько порядков ниже, т.е. при 10, n  10Гц 200Гц t f F     . Если же сравнить численно быстродействие трех рассмотренных алгоритмов, когда 10 n  и 10Гц f   , выигрыш двух других по отношению к алгоритму последовательного счета в быстродействии составит 10 000 раз у алгоритма поразрядного сравнения и 500 раз у алгоритма цифроследящего типа. 3.8.2.4. ПНК считывающего типа Алгоритм осуществляет за один такт «подборку» из 2 n разных эталонов, каждый их которых равен целому числу ЕМР ПНК, наиболее близкого эталона к значению преобразуемого напряжения. Структурная схема, включающая 2 n быстродействующую безгистерезисную схему сравнения и специальный шифратор, представлена на рис. 3.57. Электрическая цепь из последовательно соединенных 2 n высокоточных одинаковых по номинальному сопротивлению резисторов задает сетку из 2 n эталонов. Величина минимального эталона равна значению единицы младшего разряда преобразователя (снимается с резистора, подключенного к земле). Если присвоить минимальному эталону первый номер, то второй эталон будет в два раза больше, третий в три раза и т.д. Напряжения данных эталонов подаются на входы быстродействующих схем сравнения (компараторов), другие входы которых объединены между собой и подключены к источнику преобразуемого напряжения U вх . Двоичные сигналы с выходов компараторов, образующие код из 2 n нулей и единиц, равны нулю, если U вх больше значения напряжения эталона, подключенного к рассматриваемому компаратору, или  111 110 101 100 011 010 001 U вх n +1 такт I II III IV I II III IV - такты 1 1 1 1 1 1 1 0 0 0 0 0 0 0 110 100 111 111 110 101 101 100 011 010 001 000 001 010 011 U вх D 0 – D n R R R R E Шифратор Рис. 3.57