Основы проектирования электронных средств

Тогда напряжение на выходе ИС2 можно представить: U { t ) = и,. и,. , при I < 0; гЛ'С , и (1- l,JNC^ + C,) е') при TNC, (7.28) -С-Уп) t/, )е при ?>/„ илог.мер вкл> 1де t/|min - минимальное напряжение логической единицы; т - постоянная времени цепи связи ИС] со схемами нагрузки [1С; - ИС„+]; N - число одновременно включаемых схем - генера­ торов помех; /ци - длительность фронта включения ИС; C| - ем­ кость нагрузки ИС; t/.w пер - напряжение логического перепада ИС. На рис. 7.24 показаны отрица­ тельный перепад напряжения помехи (а); реакция на входе ИСт на запи­ рающую помеху (о); напряжение на выходе UbuxU ) ИС: (в). Ложное сраба­ тывание может произойти в интерва­ ле времени t = tz - t\, длительность ко­ торого зависит от напряжения порога отпирания схемы (/„ор м типа ИС. Так как уровень помехи будет опреде­ ляться величиной емкостной паразит­ ной связи между спгнальны.ми проводниками, то определим допусти­ мое значение емкости связи. Для этого нужно определить г, Для схем резистивно-транзис- Ulmm tl <tnep' t2 U «bix(t} tflmm Рис. 7.24. Реакция .микросхемы на помеху торной логики г определяется по формуле: г =( Щ + С , ) nR + R-+R (7.29) эб 424