Архитектура ЭВМ. Процессоры корпорации Intel с динамическим выполнением команд

Локальная шина Рб ОП кэш L2 Процессор Контроллер прерываний APIC Контроллер кэш L2 и локальной шины Мосты PCI Контроллеры памяти Кластерные мосты Рис. 1. Многопроцессорная система на основе Рб Впервые использована локальная кэш-память второго уровня (кэш L2), расположенная в одной из полостей двуполостного кор­ пуса МП. Для связи МП с кэш L2 и оперативной памятью используются отдельные шины, т.е. использована архитектура двойной независимой шины. Как средство поддержки многопро­ цессорных систем с обш;ей памятью, в МП используется шинный протокол наблюдения MESI, поддерживаюш;ий когерентность (со­ гласованность) кэш L2. Поддержка когерентности кэш в многопроцессорных симметрич­ ных системах (MPS) с общей памятью при использовании метода обрат­ ной записи является средством синхронизации параллельных вычислений. Использование обратной записи для сокращения требуемой полосы про­ пускания приводит к несогласованности содержимого разделяемой опера­ тивной памяти и локальных кэшей (для Pentium Pro это кэш уровней L1 и L2). После записи данных только в кэш (обратная запись) данные в опе­ ративной памяти по адресу записи устаревают. Протокол MESI предпола­ гает разделение всех хранимых данных в локальных кэшах соответст­ вующего процессора на четыре категории (модифицированные, единст­ венные, разделяемые и недействительные) и наблюдение контроллерами всех кэшей за адресами запросов (от других процессоров по чтению) к опера­ тивной памяти для осуществления процедур вмешательства по поддержке согласованности кэшей. Например, если контроллер кэш-памяти обнару­ 7