Архитектура ЭВМ. Процессоры корпорации Intel с динамическим выполнением команд

при кэш-промахах к кэш L1. В этих случаях неизбежна непредска­ зуемая задержка обраш;ения к кэш L2 или к оперативной памяти, что приводит к увеличению времени выполнения команды до четырех тактов (в табл. 1 - команды 3 и 10). Жирной линией в табл. 1 обозначена последовательность фиксации результатов выполнения команд. Фиксация результата команды не может быть произведена раньше фиксации результата любой из предшествуюш;их по программе команд. Таблица I Выполнение команд в сунерскаляре 2-го уровня без динамического выполнения Г Г № Команды Такты 1 2 3 4 5 6 7 8 9 10 11 12 1. 1такт 2. 1такт 3. 4 такта 4. 2 такта 5. 1такт 6. 1такт 7. 1такт 8. 1такт 9. 1такт 10 4 такта 11 1такт 12 1такт IPC 2 1 0,67 0,5 0,8 1 1,13 1,12 1 0,9 0,91 1 В суперскалярных МП недопустимо одновременное выпол­ нение команд с зависимостью по данным, когда одна команда в качестве операнда использует результат другой команды. Поэтому 13