Разработка и отладка программного обеспечения микропроцессорных систем обработки информации

ПАМЯТЬ STAXrp На рис. 8 показана последовательность выполнения команды STAX В. ШД PKS T A XB В-пара i В 25Н П С 4QH 5000 5001 ША ШД А 01Н РА 5000 5001 S T AXB 01Н Рис, 8 Цепочка действий 1 - 2 составляет 1-й машинный цикл цепочка действий3 - 4 составляет 2-й машшиый цикл. Запись содержимого регистровой пары HL в память прямая: SHLD АДРЕС. Комментарий: (Н) —> М, (L) —> М. При выполнении этой команды содержимое регистров Н, L загружается в ячейку памяти по адресу, указанному в команде, и по адресу, на единицу больше. Это 3-байтовая команда, выполнени которой занимает 5 машинных циклов. ПАМЯТЬ SHOLD мл. байт АДРЕСА ст. байт АДРЕСА Команды обращения к стеку Ввод из пар регистров в стек PUSH г р Комментарий: (Ri)->[SP-1]; (Ri+i)->[SP-2]; (SP)-2->SP. Здесь «гр» - это регистровые пары В, D или Н; Ri - старший регист 3 2